# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-261613

(43)Date of publication of application: 13.09.2002

(51)Int.CI.

HO3M 1/38 HO4N 5/335

(21)Application number: 2001-052693

(71)Applicant: HAMAMATSU PHOTONICS KK

(22)Date of filing:

27.02.2001

(72)Inventor: FUJITA KAZUKI


**MIZUNO SEIICHIRO** 

# (54) A/D CONVERSION CIRCUIT AND SOLID IMAGING DEVICE

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide an A/D conversion circuit capable of easily realizing high speed and high precision in a small occupation area.

SOLUTION: The A/D conversion circuit 20 includes a coupling capacity element C201, a feedback capacity element C202, a switch element SW202, an amplifier 201, a comparative part 202, a capacity control part 203, and variable capacity parts 210, 220 and 230. The variable capacity part 210 includes capacity elements C211-C214, and switch elements SW211-SW214. One end of the capacity elements C211-C214 is connected to the inversion input terminal of the amplifier 201, the other end is connected to any one of a reference voltage value Vref1 and a reference voltage value Vcom through the switch elements SW211-SW214.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration?

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-261613 (P2002-261613A)

(43)公開日 平成14年9月13日(2002.9.13)

(51) Int.Cl.7		識別記号	FΙ		ž	-73-ド(参考)
H03M	1/38		H 0 3 M	1/38		5 C 0 2 4
H04N	5/335		H04N	5/335	Z	5 J O 2 2

#### 審査請求 未請求 請求項の数4 OL (全 15 頁)


(21)出願番号	特爾2001-52693(P2001-52693)	(71)出題人	000236436
() [			浜松ホトニクス株式会社
(22)出顧日	平成13年2月27日(2001.2.27)		静岡県浜松市市野町1126番地の1
		(72)発明者	藤田 一樹
			静岡県浜松市市野町1126番地の1 浜松ホ
			トニクス株式会社内
		(72)発明者	水野 誠一郎
			静岡県浜松市市野町1126番地の1 浜松ホ
			トニクス株式会社内
		(74)代理人	100088155
			弁理士 長谷川 芳樹 (外3名)
			最終頁に続く

#### (54) 【発明の名称】 A/D変換回路および固体撮像装置

## (57)【要約】

【課題】 小さい占有面積で高速化および高精度化の双方を容易に実現することができるA/D変換回路を提供する。

【解決手段】 A/D変換回路20は、結合容量素子C101、帰還容量素子C101、スイッチ素子SW101、アンプ201、比較部202、容量制御部203、可変容量部210、220および230を含む。可変容量部210は、容量素子C111~C111はよびスイッチ素子SW111~SW111を含む。容量素子C111~C111は、一端がアンプ201の反転入力端子と接続され、他端がスイッチ素子SW111~SW111を介して参照電圧値V1011および基準電圧値V1010の何れかと接続される。



1

#### 【特許請求の範囲】

【請求項1】 入力端に入力したアナログ値をデジタル 値に変換し、そのデジタル値を出力端より出力するA/ D変換回路であって、

第1入力端子、第2入力端子および出力端子を有し、前 記第1入力端子が結合容量素子を介して前記入力端に接 続され、前記第2入力端子に基準電圧値V.comを入力す るアンプと、

前記アンプの前記第1入力端子と前記出力端子との間に 設けられた帰還容量素子と、

前記アンプの前記第1入力端子と前記出力端子との間に 設けられたスイッチ素子と、

前記アンプの前記第1入力端子に各々の一端が接続され 容量値が異なるN。個の容量素子と、前記N。個の容量素 子それぞれの他端に入力する電圧値を前記基準電圧値V comおよびP。個の参照電圧値Vref.m.1~Vref.m.pmの 何れかに切り替える電圧値切替手段と、を各々有するM 個の可変容量部と(M≥1、N,≥1、P,≥1、1≤m **≦M、ただし、M=P₁=1の場合を除く)、** 

前記アンプの前記出力端子から出力された電圧値と前記 20 基準電圧値V。。とを大小比較し、その比較結果を示す 信号を出力する比較部と、

前記M個の可変容量部それぞれの前記電圧値切替手段に おける切替動作を制御するとともに、前記M個の可変容 量部それぞれの前記電圧値切替手段における切替状況お よび前記比較部から出力された信号に基づいて、デジタ ル値を前記出力端へ出力する容量制御部と、

を備えることを特徴とするA/D変換回路。

【請求項2】 Mが1であり、N,およびP,それぞれが 複数である、ことを特徴とする請求項1記載のA/D変 30 換回路。

【請求項3】 MおよびN,それぞれが1であり、P,が 複数である、ことを特徴とする請求項1記載のA/D変 換回路。

【請求項4】 入射光強度に応じた値の電流信号を出力 する光検出素子と、

前記光検出素子から出力された電流信号を入力し積分し て、この電流信号の積分値に応じた電圧値を出力する積 分回路と、

前記積分回路から出力された電圧値を入力して、この電 40 圧値をデジタル値に変換する請求項1記載のA/D変換 回路と、

を備えることを特徴とする固体撮像装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、アナログ値をデジ タル値に変換するA/D変換回路、および、このA/D 変換回路を含む固体撮像装置に関するものである。

[0002]

配列された複数の光検出素子と、各光検出素子から出力 された電流信号を積分して電圧値に変換する積分回路 と、を備えている。との固体撮像装置では、入射光強度 に応じた値の電流信号が複数の光検出素子それぞれから 出力され、この電流信号の積分値に応じた電圧値が積分 回路から出力され、との電圧値に基づいて、入射光強度 分布が得られ撮像される。また、固体撮像装置は、積分 回路から出力された電圧値(アナログ値)をデジタル値 に変換するA/D変換回路を更に備えている場合があ 10 る。この場合には、入射光強度はデジタル値として得ら れ、さらにコンピュータ等により画像処理することが可

【0003】A/D変換回路の構成として、N組の容量 素子およびスイッチ素子を含み、N個の容量素子のうち 第nの容量素子の容量値を2"-'Cとしたものが知られ ている(N≥2、1≤n≤N)。このA/D変換回路 は、入力したアナログ値に応じて、N個のスイッチそれ ぞれの開閉状態を適切に設定することで全体の容量値を 適切に設定して、これらN個のスイッチ素子それぞれの 開閉状況に応じたNビットのデジタル値を出力する。

【0004】このような固体撮像装置においてA/D変 換処理の高速化および高精度化が求められている。高速 化を図るためには、積分回路毎にA/D変換回路を設け て並列処理を行うことがなされている。また、高精度化 を図るためには、A/D変換回路から出力されるデジタ ル値のビット数を多くすることがなされている。したが って、A/D変換処理の高速化および高精度化の双方を 図るためには、積分回路毎にA/D変換回路を設けて並 列処理を行うとともに、各A/D変換回路における容量 素子の数Nを多くすることが考えられる。

[0005]

【発明が解決しようとする課題】しかしながら、上記の ようなA/D変換回路を含む固体撮像装置を1つの半導 体チップ上に構成しようとする場合、以下のような問題 点が存在する。すなわち、チップ上における容量素子の 占有面積は、その容量値に略比例する。したがって、ビ ット数がNである場合、A/D変換同路のN個の容量素 子が占有する面積は、容量値2\*C (≒C+2C+2<sup>1</sup>C +…+2\*-1C)の容量素子1つ分の占有面積に相当す る。すなわち、ビット数が1つ増えれば、A/D変換回 路の全容量素子が占有する面積は2倍に増える。また、 容量素子の容量値が大きいと、寄生容量も大きくなり、 A/D変換処理を高速に行うことができない。したがっ て、従来のA/D変換回路を含む固体撮像装置は、積分 回路毎にA/D変換回路を設けることによる高速化、お よび、A/D変換回路から出力されるデジタル値のビッ ト数を多くすることによる高精度化の、双方を図るにも 限界がある。

【0006】本発明は、上記問題点を解消する為になさ 【従来の技術】固体撮像装置は、1次元または2次元に 50 れたものであり、小さい占有面積で高速化および高精度 3

化の双方を容易に実現することができるA/D変換回路、および、このA/D変換回路を含む固体撮像装置を提供することを目的とする。

#### [0007]

【課題を解決するための手段】本発明に係るA/D変換 回路は、入力端に入力したアナログ値をデジタル値に変 換し、そのデジタル値を出力端より出力するA/D変換 回路であって、(1) 第1入力端子、第2入力端子および 出力端子を有し、第1入力端子が結合容量素子を介して 入力端に接続され、第2入力端子に基準電圧値V.s.を 入力するアンプと、(2) アンプの第1入力端子と出力端 子との間に設けられた帰還容量素子と、(3) アンプの第 1入力端子と出力端子との間に設けられたスイッチ素子 と、(4)アンプの第1入力端子に各々の一端が接続され 容量値が異なるN。個の容量素子と、N。個の容量素子そ れぞれの他端に入力する電圧値を基準電圧値V、。。およ びP。個の参照電圧値V、ef、a、1~V、ef、a、1。の何れかに 切り替える電圧値切替手段と、を各々有するM個の可変 容量部と (M≥1、N,≥1、P,≥1、1≤m≤M、た だし、M=P<sub>1</sub>=1の場合を除く)、(5) アンプの出力 端子から出力された電圧値と基準電圧値V、。。とを大小 比較し、その比較結果を示す信号を出力する比較部と、 (6) M個の可変容量部それぞれの電圧値切替手段におけ る切替動作を制御するとともに、M個の可変容量部それ ぞれの電圧値切替手段における切替状況および比較部か ら出力された信号に基づいて、デジタル値を出力端へ出 力する容量制御部と、を備えることを特徴とする。

【0008】このA/D変換回路によれば、アンプの第 1 入力端子と出力端子との間に設けられたスイッチ素子 が閉じると、アンプの第1入力端子と出力端子との間に 設けられた帰還容量素子が放電される。そして、スイッ チ素子が開いて、A/D変換されるべき電圧値(アナロ グ値)が入力端より入力すると、その入力した電圧値に 応じた電荷が帰還容量素子に蓄積される。その後、容量 制御部により制御されたM個の可変容量部それぞれで は、各々に含まれるN。個の容量素子それぞれの他端 は、基準電圧値V。。。およびP。個の参照電圧値V ref.m.1~Vref.m.pmの何れかに、電圧値切替手段によ り切り替えられる。M個の可変容量部それぞれに含まれ るN。個の容量素子の一端はアンプの第1入力端子に直 接に又はスイッチ素子を介して接続されているので、こ の切替により、帰還容量素子からM個の可変容量部へ電 荷が移動する。そして、帰還容量素子に残されている電 荷の量に応じた電圧値がアンプの出力端子より出力され る。アンプより出力された電圧値は比較部により基準電 圧値V。。。と大小比較され、その比較結果を示す信号が 比較部より容量制御部へ出力される。M個の可変容量部 それぞれの電圧値切替手段における切替状況および比較 部から出力された信号に基づいて、容量制御部よりデジ タル値が出力端へ出力される。

【0009】本発明に係るA/D変換回路は、Mが1であり、N,およびP,それぞれが複数であるのが好適であり、この場合には、M個の可変容量部それぞれに含まれるN。個の容量素子がチップ上で占有する面積が更に小さい。本発明に係るA/D変換回路は、MおよびN,それぞれが1であり、P,が複数であるのが好適であり、この場合には、前述の場合と比べても、M個の可変容量部それぞれに含まれるN。個の容量素子がチップ上で占有する面積が更に小さい。

【0010】本発明に係る固体撮像装置は、(1)入射光強度に応じた値の電流信号を出力する光検出素子と、(2)光検出素子から出力された電流信号を入力し積分して、この電流信号の積分値に応じた電圧値を出力する積分回路と、(3)積分回路から出力された電圧値を入力して、この電圧値をデジタル値に変換する上記の本発明に係るA/D変換回路と、を備えることを特徴とする。【0011】この固体撮像装置によれば、入射光強度に応じた値の電流信号が光検出素子より出力され、この電流信号は積分回路に入力して積分され、この積分値に応じた電圧値が積分回路より出力される。積分回路から出力された電圧値は、上記の本発明に係るA/D変換回路

#### [0012]

により、デジタル値に変換される。

【発明の実施の形態】以下、添付図面を参照して本発明の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

【0013】(第1実施形態) 先ず、本発明の第1実施 形態について説明する。図1は、第1実施形態に係るA / D変換回路20を含む固体撮像装置1の構成図である。この固体撮像装置1は、K個のユニットU1~U、(Kは1以上の整数)を備えており、各ユニットU、(Kは1以上K以下の任意の整数)は、複数組のフォトダイオード(光検出素子)PDおよびスイッチ素子SW、積分回路10、A/D変換回路20ならびにスイッチ素子SW1を有する。また、この固体撮像装置1は、参照電圧供給回路30および制御回路40を備えている

【0014】各ユニットU、において、各フォトダイオードPDは、アノード端子が接地され、カソード端子が スイッチ素子SWを介して積分回路10の入力端に接続されており、入射光強度に応じた値の電流信号を積分回路10へ出力する。積分回路10は、フォトダイオード PDから出力された電流信号を入力し積分して、この電流信号の積分値に応じた電圧値を出力する。A/D変換回路20は、積分回路10から出力された電圧値を入力し、この電圧値(アナログ値)を12ビットのデジタル値(D、つ。)に変換して、このデジタル値をスイッチ素子SW1を介して出力する。

50 【0015】参照電圧供給回路30は、各ユニットU、

10

6

のA/D変換回路20に対して参照電圧を供給する。制御回路40は、各フォトダイオードPDと積分回路10との間に設けられたスイッチ素子SWの開閉を制御して、各フォトダイオードPDと積分回路10とを順次に接続する。制御回路40は、A/D変換回路20の後段に設けられたスイッチ素子SW1の開閉を制御して、各ユニットU。から順次にデジタル値を出力させる。また、制御回路40は、積分回路10に含まれるスイッチ素子およびA/D変換回路20に含まれるスイッチ素子もれぞれの開閉を制御して所要の動作を行わせる。

【0016】図2は、積分回路10の回路図である。との積分回路10は、入力端と出力端との間にアンプA10、容量素子C10およびスイッチ素子SW10が並列的に設けられている。容量素子C10は、アンプA10の入力端子と出力端子との間に設けられており、スイッチ素子SW10が開いているときに入力端に入力した電流信号すなわち電荷を蓄積する。スイッチ素子SW10は、アンプA10の入力端子と出力端子との間に設けられており、開いているときには容量素子C10に電荷の蓄積を行わせ、閉じているときには容量素子C10における電荷の蓄積を 20リセットする。

【0017】図3は、第1実施形態に係るA/D変換回 路20の回路図である。このA/D変換回路20は、結 合容量素子Czoz、帰還容量素子Czoz、スイッチ素子S ₩101、アンプ201、比較部202、容量制御部20 3、可変容量部210,220および230を含む。 【0018】アンプ201は、積分回路10から出力さ れた電圧値(アナログ値)を、結合容量素子C101を介 して反転入力端子に入力し、基準電圧値Vcomを非反転 入力端子に入力する。帰還容量素子Cュ。ェは、アンプ2 01の反転入力端子と出力端子との間に設けられ、入力 した電圧値に応じて電荷を蓄える。スイッチ素子S♥,。 1は、アンプ201の反転入力端子と出力端子との間に 設けられ、開いているときには帰還容量素子Czozに電 荷の蓄積を行わせ、閉じているときには帰還容量素子C 202における電荷蓄積をリセットする。そして、アンプ 201は、帰還容量素子Czozに蓄積された電荷量に応 じた電圧値を、出力端子より比較部202へ出力する。 比較回路202は、アンプ201から出力された電圧値 を反転入力端子に入力し、基準電圧値V。。。を非反転入 力端子に入力し、これら2つの入力信号の値を大小比較 して、この比較結果を示す信号を容量制御部203へ出 力する。

【0019】可変容量部210は、4つの容量素子C 11、~ C 11、および4つのスイッチ素子SW 111~SW 11、(電圧値切替手段)を含む。容量素子C 11、は、一端がアンプ201の反転入力端子と接続され、他端がスイッチ素子SW 11を介して参照電圧値V 11 および基準電圧値V 11 にの何れかと接続される。容量素子C 11 は、一端がアンプ201の反転入力端子と接続され、他端がス

【0020】可変容量部220は、4つの容量素子C .,, ~ C,,, および4つのスイッチ素子SW,,, ~ SW,,, (電圧値切替手段)を含む。容量素子C,,,は、一端が アンプ201の反転入力端子と接続され、他端がスイッ チ素子S♥スススを介して参照電圧値Ⅴ,。ィスおよび基準電 圧値Vcomの何れかと接続される。容量素子Ccccは、一 端がアンプ201の反転入力端子と接続され、他端がス イッチ素子SW、、、、を介して参照電圧値V、、、、および基 準電圧値V...の何れかと接続される。容量素子C 223は、一端がアンプ201の反転入力端子と接続さ れ、他端がスイッチ素子S♥ススス。を介して参照電圧値Ⅴ r., および基準電圧値V...の何れかと接続される。ま た、容量素子C114は、一端がアンプ201の反転入力 端子と接続され、他端がスイッチ素子S♥,,,を介して 参照電圧値V...、および基準電圧値V...の何れかと接 続される。

【0021】可変容量部230は、4つの容量素子C ュュュ~Cュュ。および4つのスイッチ素子SWュ,ュ~SWュュ。 (電圧値切替手段)を含む。容量素子C,,,は、一端が アンプ201の反転入力端子と接続され、他端がスイッ 30 チ素子SW111を介して参照電圧値V1811および基準電 圧値V.o.の何れかと接続される。容量素子Czzzは、-端がアンプ201の反転入力端子と接続され、他端がス イッチ素子SWフッスを介して参照電圧値Vスッスがよび基 準電圧値V...の何れかと接続される。容量素子C ス3,は、一端がアンプ201の反転入力端子と接続さ れ、他端がスイッチ素子SW,,,を介して参照電圧値V rer, および基準電圧値V.e.の何れかと接続される。ま た、容量素子C,,,は、一端がアンプ201の反転入力 端子と接続され、他端がスイッチ素子S♥₁₃・を介して 40 参照電圧値 V.er」および基準電圧値 V.o.の何れかと接 続される。

【0022】可変容量部210、220および230それぞれに含まれる各容量素子、結合容量素子C<sub>201</sub>、帰還容量素子C<sub>201</sub>それぞれの容量値は、

【数1】

$$C_{201} = C_{202} = 16C$$
 ...(1a)  
 $C_{211} = C_{221} = C_{231} = 8C$  ...(1b)  
 $C_{212} = C_{222} = C_{232} = 4C$  ...(1c)  
 $C_{213} = C_{223} = C_{233} = 2C$  ...(1d)  
 $C_{214} = C_{224} = C_{234} = C$  ...(1e)

$$V_{r \cdot r_3} - V_{c \cdot m} = (V_{r \cdot r_2} - V_{c \cdot m}) / 16$$
 ...(2b)

なる関係式を満たす。なお、基準電圧値 $V_{con}$ は一般には接地電位とされるので、以降では $V_{con}$ =0とする。 このとき、上記(2)式は、

【数3】

$$V_{refz} = V_{refz} / 16$$
 ...(3a)  
 $V_{ref3} = V_{refz} / 16$  ...(3b)

なる式で表される。また、これら参照電圧値Vreri、VreriもよびVreriそれぞれは参照電圧供給回路30より供給される。参照電圧供給回路30は、例えば、抵抗器が縦続接続された抵抗分割回路である。

【0023】容量制御部203は、スイッチ素子SW 211~SW214、SW221~SW224およびSW231~SW 23.それぞれにおける切替動作を制御する。また、容量 制御部203は、これらの12個のスイッチ素子それぞ れにおける切替状況を記憶しており、この切替状況およ び比較部202から出力された信号に基づいて、12ビ ットのデジタル値(D<sub>11</sub>~D<sub>6</sub>)を出力する。すなわ ち、容量制御部203より出力されるデジタル値の最上 位ビットD11はスイッチ素子SW211の切替状況に応じ たものであり、ビットD10はスイッチ素子SW111の切 替状況に応じたものであり、ビットD。はスイッチ素子 SW111の切替状況に応じたものであり、ビットDaはス イッチ素子S♥11.の切替状況に応じたものである。ビ ットD,はスイッチ素子SW,,,の切替状況に応じたもの であり、ビットD。はスイッチ素子SW,,,の切替状況に 応じたものであり、ビットD,はスイッチ素子SW,,,の 切替状況に応じたものであり、ビットD,はスイッチ素 子SW,,,の切替状況に応じたものである。また、ビッ トD」はスイッチ素子SW、、、の切替状況に応じたもので あり、ビットD,はスイッチ素子SW,,,の切替状況に応 40 じたものであり、ビットD,はスイッチ素子SW,,,の切 替状況に応じたものであり、最下位ビットD。はスイッ チ素子SW,,,の切替状況に応じたものである。

【0024】次に、第1実施形態に係る固体撮像装置 1 およびA/D変換回路20の動作について説明する。各 ユニットU,において、フォトダイオードPDから出力された電流信号は、スイッチ素子SWを経て積分回路 10に入力し、この積分回路10の容量素子C1。に電荷が蓄積されることで、入力した電流信号の値に応じた電圧値が出力される。積分回路10から出力された電圧値V

\* なる関係式を満たす。ととで、Cは或る一定容量値である。また、可変容量部210に供給される参照電圧値Vrerz、可変容量部220に供給される参照電圧値Vrerz、可変容量部230に供給される参照電圧値Vrerz、および、基準電圧値Vrerz、および、基準電圧値Vrerz、わよび、基準電圧値Vrerz、および、基準電圧値Vrerz、および、基準電圧値Vrerz、および、基準電圧値Vrerz、および、基準電圧値Vrerz、および、基準電圧値Vrerz、われぞれは、
[数2]

 $Q = C_{202} \cdot V_{1n} = 1.6 C \cdot V_{1n}$  …(4) なる式で表される。その後、実際のA/D変換処理が開始される。

30 【0026】A/D変換処理の第2では、可変容量部2 10に含まれる4つのスイッチ素子SW<sub>111</sub>~SW<sub>114</sub>それぞれの切替動作が行われる。先ず、4つの容量素子C<sub>111</sub>~C<sub>114</sub>のうち最も容量値が大きい容量素子C<sub>111</sub>に対応するスイッチ素子SW<sub>211</sub>が参照電圧値V<sub>101</sub>の方に切り替わる。これにより、帰還容量素子C<sub>202</sub>に蓄積されていた電荷Q(上記(4)式)のうち、

【数5】

$$Q_{211} = C_{211} \cdot V_{ref1} = 8 C \cdot V_{ref1} \cdots (5)$$

なる式で表される電荷量Q,,,が容量素子C,,,に移動し、

【数6】

$$Q_{202} = 1 6 C \cdot V_{in} - 8 C \cdot V_{ref1}$$
  
= 16 C (V<sub>in</sub> - V<sub>ref1</sub>/2) ...(6)

なる式で表される電荷量Q<sub>202</sub>が帰還容量素子C<sub>202</sub>に残る。

審積されるととで、入力した電流信号の値に応じた電圧 【0027】そして、アンプ201より電圧値( $V_{is}$  ー 値が出力される。積分回路10から出力された電圧値 $V_{is}$  50  $V_{ref1}$ /2)が出力される。比較部202により、アン

\* あれば、次に容量値が大きい容量素子C,,,に対応する

スイッチ素子SW111が参照電圧値V111の方に切り替

わる。これにより、これまで帰還容量素子C,。,に蓄積

なる式で表される電荷量Q112が容量素子C112に移動

されていた電荷Q101 (上記(6)式) のうち、

 $Q_{212} = C_{212} \cdot V_{ref1} = 4 C \cdot V_{ref1}$ 

プ201より反転入力端子に入力する電圧値(V,,-V rera/2)と、非反転入力端子に入力する基準電圧値V .og (=0)とが、大小比較されて、電圧値(V.,,-V rer1/2)の符号が判定される。この結果は、容量制御 部203に入力され、出力すべき最上位ビットD,,の値 として記憶される。すなわち、電圧値(Via-Vin/ 2) が正であれば $D_{11} = 1$ とされ、そうでなければ $D_{11}$ =0とされる。

【0028】もし、電圧値(V,,-V,,,/2)が正で\* 【数8】  $Q_{202} = 16C(V_{in} - V_{refi}/2) - 4C \cdot V_{refi}$ 

> $= 16 C(V_{in} - 3 V_{ref1}/4)$ ...(8)

(6)

なる式で表される電荷量Q、o、が帰還容量素子C、o、に残

【0029】そして、アンプ201より電圧値(V,,-3 V , , , , / 4) が出力される。比較部202により、ア ンプ201より反転入力端子に入力する電圧値(V,,-3 V ref1/4) と、非反転入力端子に入力する基準電圧 値Ⅴ。。。(=0)とが、大小比較されて、電圧値(Ⅴ。。 - 3 V<sub>ref1</sub>/4) の符号が判定される。この結果は、容 20 Q<sub>213</sub> = C<sub>213</sub>·V<sub>ref1</sub> = 2 C·V<sub>ref1</sub> 量制御部203に入力され、出力すべきビットD<sub>1</sub>。の値 として記憶される。すなわち、電圧値(V,,,-3V,,,, /4)が正であればD<sub>10</sub>=1とされ、そうでなければD※

> $Q_{202} = 16C(V_{in} - 3V_{refi}/4) - 2C \cdot V_{refi}$  $= 16C(V_{in} - 7V_{ref1}/8)$ ...(10)

なる式で表される電荷量Qzozが帰還容量素子Czozに残

【0031】そして、アンプ201より電圧値(V,,-7 V , , , 1 / 8 ) が出力される。比較部202により、ア 30 ンプ201より反転入力端子に入力する電圧値(V.,-7 V ref1/8)と、非反転入力端子に入力する基準電圧 値V...(=0)とが、大小比較されて、電圧値(V... -7 V, (1/8) の符号が判定される。この結果は、容 量制御部203に入力され、出力すべきビットD。の値 として記憶される。すなわち、電圧値(Vin-7Vг・・・ /8) が正であればD,=1とされ、そうでなければD,

【0032】逆に、最上位ビットD,,の値の決定の際に 電圧値(V<sub>1</sub>, - V<sub>ref1</sub>/2)が負であれば、スイッチ素 40 子SW,,,が基準電圧値V,,の方に戻って、電荷量Q (上記(4)式)の全てが帰還容置素子C202に戻る。その 後、次に容量値が大きい容量素子C112に対応するスイ ッチ素子SW、、、が参照電圧値V・・・・の方に切り替わ る。これにより、帰還容量素子Czozに蓄積されていた 電荷Q(上記(4)式)のうち、

【数11】

 $Q_{212} = C_{212} \cdot V_{ref1} = 4 C \cdot V_{ref1}$ ...(11) なる式で表される電荷量Q.,,が容量素子C.,,に移動 し、

※10=0とされる。

【数7】

【0030】さらに、電圧値(V1, -3V1, 1/4)が 正であれば、その次に容量値が大きい容量素子C,,,に 対応するスイッチ素子SW11,が参照電圧値V111の方 に切り替わる。これにより、これまで帰還容量素子C 202に蓄積されていた電荷Q202(上記(8)式)のうち、 【数9】

なる式で表される電荷量Q<sub>11</sub>,が容量素子C<sub>11</sub>,に移動 し、

【数10】

[数12]  

$$Q_{202} = 16C \cdot V_{in} - 4C \cdot V_{ref}$$
  
 $= 16C(V_{in} - V_{ref} / 4)$  …(12)

なる式で表される電荷量Q、o、が帰還容量素子C、o、に残

【0033】そして、アンプ201より電圧値(V,,-V゚゚゚ (4) が出力される。比較部202により、アン プ201より反転入力端子に入力する電圧値(V, - V reri/4)と、非反転入力端子に入力する基準電圧値V .o. (=0)とが、大小比較されて、電圧値(V, -V **ト。トュ/4)の符号が判定される。この結果は、容量制御** 部203に入力され、出力すべきビットD,。の値として 記憶される。すなわち、電圧値(V、。- V、。(人4)が 正であればD、。= 1 とされ、そうでなければD、。= 0 と される。

【0034】とのようにして、可変容量部210に含ま れる4つのスイッチ素子SW,,,~SW,,,それぞれの切 替状況が順次に決定され、ビットD,1~D,それぞれの 値が順次に決定される。図4は、A/D変換回路20に 入力する電圧値V,,と4つのビットD,,~D,それぞれ の値との関係を示す図表である。これら4つのビットD 11~D。それぞれの値が決定された時点では、帰還容量

50 素子C.。、に残っている電荷量Q.はC·V.・ハ以下であ

り、アンプ201から出力される電圧値V,は、V, (1) /2'以下であって、以上の第2段階においてA/D変 換し切れなかった残差である。

【0035】以上のA/D変換処理の第2段階に続く第 3段階では、第2段階終了時に帰還容量素子C,,,に残 っている電荷量Q1について、可変容量部220に含ま れる4つのスイッチ素子SW,,,~SW,,,それぞれの切 替動作が、第2段階の処理と同様に行われる。 すなわ ち、先ず、4つの容量素子C,,,~C,,,のうち最も容量 値が大きい容量素子C、、、、に対応するスイッチ素子SW 221が参照電圧値V,ef2の方に切り替わる。これによ り、帰還容量素子Czozに蓄積されていた電荷Qzのう

#### 【数13】

 $Q_{221} = C_{221} \cdot V_{ref2} = 8 C \cdot V_{ref2}$ なる式で表される電荷量Q、、、が容量素子C、、、、に移動

【数14】

$$Q_{202} = 1 6 C \cdot V_1 - 8 C \cdot V_{ref2}$$
  
= 16 C (V<sub>1</sub> - V<sub>ref2</sub>/2) ...(14)

なる式で表される電荷量Qzozが帰還容量素子Czozに残

【0036】そして、アンプ201より電圧値(V,-Vィィィ/2)が出力される。比較部202により、アン プ201より反転入力端子に入力する電圧値 (V,-V rerz/2)と、非反転入力端子に入力する基準電圧値V ... (=0)とが、大小比較されて、電圧値 (V,-V ,,,,/2)の符号が判定される。この結果は、容量制御 部203に入力され、出力すべきビットD,の値として 記憶される。電圧値(VューV, efx/2)が正であれば  $D_r = 1$  とされ、そうでなければ $D_r = 0$  とされる。すな わち、電圧値  $(V_1 - V_{ref}) / (32)$  が正であれば  $D_r =$ 1とされ、そうでなければD,=0とされる。

【0037】以降も同様にして、可変容量部220に含 まれる4つのスイッチ素子SW,,,~SW,,,それぞれの 切替状況が順次に決定され、ビットD,~D,それぞれの 値が順次に決定される。図5は、電圧値V,と4つのビ ットD,~D.それぞれの値との関係を示す図表である。 これら4つのビットD,~D,それぞれの値が決定された 40 時点では、帰還容量素子C,o,に残っている電荷量Q,は C·V<sub>cerz</sub>以下 (C·V<sub>cerz</sub>/2<sup>4</sup>以下) であり、アンプ 201から出力される電圧値V,は、V,er,/2'以下 (V,,,,/2°以下)であって、以上の第3段階におい てもA/D変換し切れなかった残差である。

【0038】以上のA/D変換処理の第3段階に続く第 4段階では、第3段階終了時に帰還容量素子C,,,に残 っている電荷量Q1について、可変容量部230に含ま れる4つのスイッチ素子SW,,,~SW,,,それぞれの切 替動作が、第2段階の処理と同様に行われる。すなわ

ち、先ず、4つの容量素子C,,,~C,,,のうち最も容量 値が大きい容量素子C、、、に対応するスイッチ素子SW 231が参照電圧値V,er,の方に切り替わる。これによ り、帰還容量素子C101に蓄積されていた電荷Q1のう

12

#### 【数15】

 $Q_{231} = C_{231} \cdot V_{ref3} = 8 C \cdot V_{ref3}$ なる式で表される電荷量Q、」、が容量素子C、」、に移動

【数16】

$$Q_{202} = 16 C \cdot V_2 - 8 C \cdot V_{ref3}$$
  
=  $16 C (V_2 - V_{ref3}/2)$  ...(16)

なる式で表される電荷量Qzozが帰還容量素子Czozに残

【0039】そして、アンプ201より電圧値(V,-V..../2)が出力される。比較部202により、アン プ201より反転入力端子に入力する電圧値(V,-V rers/2)と、非反転入力端子に入力する基準電圧値V ... (=0)とが、大小比較されて、電圧値 (V,-V rers/2)の符号が判定される。この結果は、容量制御 部203に入力され、出力すべきビットD,の値として 記憶される。電圧値(Vュ-V‐ℯ‐ュ/2)が正であれば D,=1とされ、そうでなければD,=0とされる。すな わち、電圧値( $V_x - V_{ref1} / 512$ )が正であればD、 =1とされ、そうでなければD,=0とされる。

【0040】以降も同様にして、可変容量部230に含 まれる4つのスイッチ素子SW,,,~SW,,,それぞれの 切替状況が順次に決定され、ビットD,~D。それぞれの 値が順次に決定される。図6は、電圧値V、と4つのビ 30 ットD,~D。それぞれの値との関係を示す図表である。 これら4つのビットD,~D。それぞれの値が決定された 時点では、帰還容量素子Czozに残っている電荷量Q,は C·V,efi以下 (C·V,efi/2\*以下) であり、アンプ 201から出力される電圧値V,は、Vrefi/21以下 (Vref1/211以下)であって、以上の第4段階におい てもA/D変換し切れなかった残差である。

【0041】以上のA/D変換処理の第4段階が終了し た時点では、12個のスイッチ素子SW,,,,~SW,,,,、 S♥ュュュ~S♥ュュ,およびS♥ュュュ~S♥ュュ,それぞれにお ける切替状況に応じた12ビットのデジタル値D,,~D 。が容量制御部203に記憶されている。そして、第4 段階が終了した後、この12ビットのデジタル値D,,~ D。が容量制御部203より出力される。

【0042】このA/D変換回路20では、可変容量部 210, 220および230それぞれに含まれる容量素 子ならびに帰還容量部C、。。の全体がチップ上で占有す る面積は、容量値61C(=3(8C+4C+2C+C) +16C)の容置素子1つ分の占有面積に相当する。-

50 方、従来の12ビットデジタル値を出力するA/D変換

回路では、12個の容量素子が占有する面積は、容量値 211 Cの容量素子1つ分の占有面積に相当する。このよ うに、本実施形態に係るA/D変換回路20は、従来の ものと比較して、容量素子の占有面積が1/67であ

【0043】したがって、このような占有面積が小さい A/D変換回路20を含む固体撮像装置1は、積分回路 10年にA/D変換回路20を設けることにより高速化 を図ることができ、A/D変換回路20から出力される デジタル値のビット数を多くすることにより高精度化を 図ることもでき、また、フォトダイオードPDの個数を 多くすることにより高解像度化を図ることもできる。ま た、従来のA/D変換回路における最大容量値が2<sup>11</sup>C であるのに対して、本実施形態に係るA/D変換回路2 0における最大容量値は16℃であるので、本実施形態 に係るA/D変換回路20では、寄生容量が小さく、と の点でもA/D変換処理を高速に行うことができる。

【0044】(第2実施形態)次に、本発明の第2実施 形態について説明する。第1実施形態の場合と比較し て、第2実施形態に係る固体撮像装置は、A/D変換回 路20の構成が異なる。図7は、第2実施形態に係るA /D変換回路20の回路図である。このA/D変換回路 20は、結合容量素子C,,, 帰還容量素子C,,, スイ ッチ素子SWスロス、アンブ201、比較部202、容量 制御部203および可変容量部240を含む。

【0045】アンプ201は、積分回路10から出力さ れた電圧値(アナログ値)を、結合容量素子C101を介 して反転入力端子に入力し、基準電圧値Vcomを非反転 入力端子に入力する。帰還容量素子Czozは、アンブ2 01の反転入力端子と出力端子との間に設けられ、入力 30 した電圧値に応じて電荷を蓄える。スイッチ素子SW10 aは、アンプ201の反転入力端子と出力端子との間に 設けられ、開いているときには帰還容量素子Czzzに電 荷の蓄積を行わせ、閉じているときには帰還容量素子C 102における電荷蓄積をリセットする。そして、アンプ 201は、帰還容量素子Czozに蓄積された電荷量に応 じた電圧値を、出力端子より比較部202へ出力する。 比較回路202は、アンプ201から出力された電圧値 を反転入力端子に入力し、基準電圧値V、。。を非反転入 力端子に入力し、これら2つの入力信号の値を大小比較 して、この比較結果を示す信号を容量制御部203へ出 力する。

【0046】可変容量部240は、4つの容量素子C 241~C244および4つのスイッチ素子SW241~SW244 (電圧値切替手段)を含む他、スイッチ素子SW2411,  $SW_{2412}$ ,  $SW_{2421}$ ,  $SW_{2422}$ ,  $SW_{2431}$ ,  $SW_{2432}$ , SW,...およびSW,...を含む。容量素子C,...は、一 端がスイッチ素子SW1411を介してアンプ201の反転 入力端子と接続され、該一端がスイッチ素子SW,,,,を 介して基準電圧値V、。。とされ、他端がスイッチ素子S

W,,,を介して参照電圧値V,efi, V,efiおよびV,efi ならびに基準電圧値V.o.の何れかと接続される。容量 素子C1.1は、一端がスイッチ素子SW1.11を介してア ンプ201の反転入力端子と接続され、該一端がスイッ チ素子S♥ス・・ズを介して基準電圧値♥。。。。とされ、他端 がスイッチ素子SW141を介して参照電圧値V,411, V ,,,,およびV,,,,ならびに基準電圧値V,,,の何れかと 接続される。容量素子Czzzは、一端がスイッチ素子S ₩,,,,を介してアンプ201の反転入力端子と接続さ れ、該一端がスイッチ素子SW1.131を介して基準電圧値 V...よされ、他端がスイッチ素子SW.,,を介して参照 電圧値V, era, V, era およびV, era ならびに基準電圧値 V.o.の何れかと接続される。また、容量素子Czaaは、 一端がスイッチ素子SW,,,,を介してアンプ201の反 転入力端子と接続され、該一端がスイッチ素子SW,..., を介して基準電圧値Vこことされ、他端がスイッチ素子 SW、・・を介して参照電圧値V、・・・、V、・・・およびV rer,ならびに基準電圧値V.coの何れかと接続される。 【0047】可変容量部240に含まれる各容量素子、 結合容量素子Czoz、帰還容量素子Czozそれぞれの容量 値は、

#### 【数17】

40

(8)

$$C_{201} = C_{202} = 16C$$
 ...(17a)  
 $C_{241} = 8C$  ...(17b)  
 $C_{242} = 4C$  ...(17c)  
 $C_{243} = 2C$  ...(17d)  
 $C_{244} = C$  ...(17e)

なる関係式を満たす。ここで、Cは或る一定容量値であ る。また、可変容量部240に供給される参照電圧値V rera, VrefzおよびVrefaならびに基準電圧値Vreeそ れぞれは、上記(2)式を満たす。なお、基準電圧値V... は一般には接地電位とされるので、以降ではV:00 = 0 とする。また、これら参照電圧値Vrefi、Vrefiおよび V...,それぞれは参照電圧供給回路30より供給され

【0048】容量制御部203は、スイッチ素子SW 2.,, ~ S W₂., それぞれにおける切替動作を制御する。ま た、容量制御部203は、これらの4個のスイッチ素子 それぞれにおける切替状況を記憶しており、この切替状 況および比較部202から出力された信号に基づいて、 12ビットのデジタル値(D11~Do)を出力する。 【0049】次に、第2実施形態に係るA/D変換回路 20の動作について説明する。A/D変換処理の第1段 階では、スイッチ素子SW101は閉じていて、帰還容量 素子C₂₀₂は放電されている。スイッチ素子SW₂₄₁~S W...それぞれは、基準電圧値V.omの方に切り替えられ ている。スイッチ素子SW,4,1, SW,4,1, SW,4,1, to よびS♥ス・・・・それぞれは閉じている。また、スイッチ素 50 子SW.,,,,,, SW.,,,,,,およびSW.,,,,それぞ

れは開いている。そして、スイッチ素子S♥ス。スが開い て、積分回路10から出力された電圧値V.。に応じた電 荷量Qが帰還容量素子Czozに蓄積される。ことで、電 荷量Qは上記(4)式で表される。その後、実際のA/D 変換処理が開始される。

【0050】A/D変換処理の第2段階では、可変容量 部240に含まれる4つのスイッチ素子SW111~SW 2...それぞれは、参照電圧値V....と基準電圧値V....と の間で切替動作が行われる。この切替動作は、第1実施 形態の場合の第2段階と同様である。そして、この第2 段階が終了した時点では、可変容量部240に含まれる 4つのスイッチ素子SW,,,~~SW,,,それぞれの切替状 況(参照電圧値V・・・・・および基準電圧値V・・・の何れで あるか)が順次に決定され、ビットD,,~D,それぞれ の値が順次に決定される。A/D変換回路20に入力す る電圧値Vi,と4つのビットDii~D,それぞれの値と の関係は、図4に示されたものと同様である。これら4 つのビットDii~D。それぞれの値が決定された時点で は、帰還容量素子Czozに残っている電荷量Q、はC・V ref1以下であり、アンプ201から出力される電圧値V 1は、Vref1/2・以下であって、以上の第2段階におい てA/D変換し切れなかった残差である。

【0051】以上のA/D変換処理の第2段階の後に、 スイッチ素子SW2411, SW2421, SW2431 およびSW 2441 それぞれが開き、スイッチ素子SW2412, S W1,11, SW1,11 およびSW1,11 それぞれが閉じ、スイ ッチ素子SW、、、、~SW、、、それぞれが基準電圧値V、。。 の方に切り替えられて、容量素子C,,,~C,,,それぞれ が放電される。そして、スイッチ素子S♥スィィィ、S♥ 2,21, SW2,21 およびSW2,11 それぞれが閉じ、スイッ れぞれが開く。その後、A/D変換処理の第3段階が開 始される。

【0052】A/D変換処理の第3段階では、第2段階 終了時に帰還容量素子Czozに残っている電荷量Qzにつ いて、可変容量部240に含まれる4つのスイッチ素子 SWュュュ~SWュュュそれぞれは、参照電圧値Ⅴテュェュと基準 電圧値Vcomとの間で切替動作が行われる。この切替動 作は、第1実施形態の場合の第3段階と同様である。そ して、この第3段階が終了した時点では、可変容量部2 40に含まれる4つのスイッチ素子SW,,,~SW,,,そ れぞれの切替状況(参照電圧値V,,,,および基準電圧値 V。。。の何れであるか)が順次に決定され、ビットD,~ D.それぞれの値が順次に決定される。電圧値V,と4つ のビットD,~D.それぞれの値との関係は、図5に示さ れたものと同様である。これら4つのビットD,~D.そ れぞれの値が決定された時点では、帰還容量素子Czzz に残っている電荷量Q,はC·V,,,以下であり、アンプ 201から出力される電圧値V,は、V,,,/21以下で あって、以上の第3段階においてもA/D変換し切れな 50 形態について説明する。第1実施形態の場合と比較し

かった残差である。

【0053】以上のA/D変換処理の第3段階の後に、 スイッチ素子SW<sub>2411</sub>, SW<sub>2421</sub>, SW<sub>2411</sub> およびSW 2.4.1 それぞれが開き、スイッチ素子SW2.4.2.1 S ₩2422, S₩2432およびS₩2442それぞれが閉じ、スイ ッチ素子SW,,,~SW,,,それぞれが基準電圧値V,,, の方に切り替えられて、容量素子C,,,~C,,,それぞれ が放電される。そして、スイッチ素子SW1411, SW 2.1.1, SW1.1,1およびSW1.1,1それぞれが閉じ、スイッ チ素子SW2412、SW2422、SW2432 およびSW2442そ れぞれが開く。その後、A/D変換処理の第4段階が開 始される。

16

【0054】A/D変換処理の第4段階では、第3段階 終了時に帰還容量素子Czozに残っている電荷量Qzにつ いて、可変容量部240に含まれる4つのスイッチ素子 SW、ハーSW、ハそれぞれは、参照電圧値V・・・・と基準 電圧値V...との間で切替動作が行われる。この切替動 作は、第1実施形態の場合の第4段階と同様である。そ して、この第4段階が終了した時点では、可変容量部2 40に含まれる4つのスイッチ素子SW241~SW244そ れぞれの切替状況(参照電圧値V,,,,および基準電圧値 V...の何れであるか)が順次に決定され、ビットD.~ D。それぞれの値が順次に決定される。電圧値V,と4つ のビットD,~D。それぞれの値との関係は、図6に示さ れたものと同様である。これら4つのビットD、~D。そ れぞれの値が決定された時点では、帰還容量素子Czaz に残っている電荷量Q,はC·V,,,以下であり、アンプ 201から出力される電圧値V,は、V,er,/2'以下で あって、以上の第4段階においてもA/D変換し切れな かった残差である。

【0055】以上のA/D変換処理の第4段階が終了し た時点では、3つの参照電圧値V , , , , ~ V , , , , それぞれ の場合における4個のスイッチ素子SW244~SW244そ れぞれの切替状況に応じた12ビットのデジタル値D,, ~D。が容量制御部203に記憶されている。 そして、 第4段階が終了した後、この12ビットのデジタル値D 11~D。が容量制御部203より出力される。

【0056】とのA/D変換回路20では、可変容量部 240に含まれる容量素子ならびに帰還容量部Czazの 全体がチップ上で占有する面積は、容量値31C (= 8 C+4C+2C+C+16C) の容量素子1つ分の占有 面積に相当する。一方、従来の12ビットデジタル値を 出力するA/D変換回路では、12個の容量素子が占有 する面積は、容量値2110の容量素子1つ分の占有面積 に相当する。このように、本実施形態に係るA/D変換 回路20は、従来のものと比較して容量素子の占有面積 が1/132であり、第1実施形態に係るものと比較し て容量素子の占有面積が1/2である。

【0057】 (第3実施形態) 次に、本発明の第3実施

て、第3実施形態に係る固体撮像装置は、A/D変換回路20および参照電圧供給回路30それぞれの構成が異なる。図8は、第3実施形態に係るA/D変換回路20の回路図である。とのA/D変換回路20は、結合容量素子Czoz、帰還容量素子Czoz、スイッチ素子SWzoz、アンプ201、比較部202、容量制御部203および可変容量部250を含む。

【0058】アンブ201は、積分回路10から出力された電圧値(アナログ値)を、結合容量素子C201を介して反転入力端子に入力し、基準電圧値Vc01を非反転 10入力端子に入力する。帰還容量素子C201は、アンブ201の反転入力端子と出力端子との間に設けられ、入力した電圧値に応じて電荷を蓄える。スイッチ素子SW201は、アンブ201の反転入力端子と出力端子との間に設けられ、開いているときには帰還容量素子C201に電荷の蓄積を行わせ、閉じているときには帰還容量素子C201における電荷蓄積をリセットする。そして、アンブ201は、帰還容量素子C201に蓄積された電荷量に応じた電圧値を、出力端子より比較部202へ出力する。比較回路202は、アンブ201から出力された電圧値 20を反転入力端子に入力し、基準電圧値Vc01を非反転入力端子に入力し、これら2つの入力信号の値を大小比較\*

\* して、この比較結果を示す信号を容量制御部203へ出力する。

【0059】可変容量部250は、容量素子C<sub>250</sub>およびスイッチ素子SW<sub>251</sub>ははでいる。容量素子C<sub>250</sub>は、一端がスイッチ素子SW<sub>251</sub>を含む。容量素子C<sub>250</sub>は、一端がスイッチ素子SW<sub>251</sub>を介してアンプ201の反転入力端子と接続され、該一端がスイッチ素子SW<sub>251</sub>を介して基準電圧値V<sub>com</sub>とされ、他端がスイッチ素子SW<sub>250</sub>を介して参照電圧値V<sub>com</sub>といるとび基準電圧値V<sub>com</sub>の何れかと接続される。

【0060】可変容量部250に含まれる容量素子 C<sub>250</sub>、結合容量素子C<sub>201</sub>、帰還容量素子C<sub>202</sub>それぞ れの容量値は、

【数18】

$$C_{201} = C_{202} = 16C$$
 ...(18a)  
 $C_{250} = 8C$  ...(18b)

なる関係式を満たす。ととで、Cは或る一定容量値である。また、可変容量部250に供給される参照電圧値 $V_{ref1}\sim V_{ref1}$ 、および基準電圧値 $V_{con}$ それぞれは、【数 19】

$$V_{ref2} - V_{com} = (V_{ref1} - V_{com})/2 \qquad \cdots (19a)$$

$$V_{ref3} - V_{com} = (V_{ref2} - V_{com})/2 \qquad \cdots (19b)$$

$$V_{ref4} - V_{com} = (V_{ref3} - V_{com})/2 \qquad \cdots (19c)$$

$$V_{ref5} - V_{com} = (V_{ref4} - V_{com})/2 \qquad \cdots (19d)$$

$$V_{ref5} - V_{com} = (V_{ref5} - V_{com})/2 \qquad \cdots (19e)$$

$$V_{ref5} - V_{com} = (V_{ref5} - V_{com})/2 \qquad \cdots (19f)$$

$$V_{ref5} - V_{com} = (V_{ref5} - V_{com})/2 \qquad \cdots (19g)$$

$$V_{ref5} - V_{com} = (V_{ref5} - V_{com})/2 \qquad \cdots (19h)$$

$$V_{ref1} - V_{com} = (V_{ref5} - V_{com})/2 \qquad \cdots (19j)$$

$$V_{ref1} - V_{com} = (V_{ref1} - V_{com})/2 \qquad \cdots (19k)$$

$$V_{ref1} - V_{com} = (V_{ref1} - V_{com})/2 \qquad \cdots (19k)$$

なる関係式を満たす。なお、基準電圧値Vcomは一般には接地電位とされるので、以降ではVcom=0とする。また、これら参照電圧値VcommでVcommでれたれば参照電圧供給回路30より供給される。参照電圧供給回路30は、例えば、抵抗器が縦続接続された抵抗分割回路である。

【0061】容量制御部203は、スイッチ素子SW150における切替動作を制御する。また、容量制御部203は、このスイッチ素子SW150における切替状況を記憶しており、この切替状況および比較部202から出力された信号に基づいて、12ビットのデジタル値(D11~D0)を出力する。

【0062】次に、第3実施形態に係るA/D変換回路 20の動作について説明する。A/D変換処理の第1段 50

階では、スイッチ素子SW₂₀₂は閉じていて、帰還容量素子C₂₀₂は放電されている。スイッチ素子SW₂₅。は、基準電圧値V₂₀₀の方に切り替えられている。スイッチ素子SW₂₅。は閉じている。また、スイッチ素子SW₂₅。は開いている。そして、スイッチ素子SW₂₀₂が開いて、積分回路10から出力された電圧値V₁₀に応じた電荷量Qが帰還容量素子C₂₀₂に蓄積される。とこで、電荷量Qは上記(4)式で表される。その後、実際のA/D変換処理が開始される。

【0063】A/D変換処理の第2段階では、可変容量 部250に含まれるスイッチ素子 $SW_{10}$ は、参照電圧 値 $V_{100}$ と基準電圧値 $V_{100}$ との間で切替動作が行われる。すなわち、スイッチ素子 $SW_{100}$ が参照電圧値 $V_{100}$ の方に切り替わる。これにより、帰還容量素子C

101に蓄積されていた電荷Q(上記(4)式)のうち、

 $Q_{250} = C_{250} \cdot V_{refi} = 8 C \cdot V_{refi}$  ...(20) なる式で表される電荷量Q,soが容量素子C,soに移動

【数21】

$$Q_{202} = 16 C \cdot V_{in} - 8 C \cdot V_{refi}$$
  
= 16 C (  $V_{in} - V_{refi} / 2$ ) ...(21)

【0064】そして、アンプ201より電圧値(V.。-Vィィィ/2)が出力される。比較部202により、アン ブ201より反転入力端子に入力する電圧値(Vィ。-V refi/2)と、非反転入力端子に入力する基準電圧値V ... (=0) とが、大小比較されて、電圧値 (V, -V ref1/2)の符号が判定される。この結果は、容量制御 部203に入力され、出力すべき最上位ビットD.,の値 として記憶される。すなわち、電圧値(VィゅーVィォィェ/ 2) が正であれば $D_{11} = 1$ とされ、そうでなければ $D_{11}$ =0とされる。このビットD<sub>11</sub>の値が決定された時点で は、帰還容量素子 $C_{202}$ に残っている電荷量 $Q_1$ は $C\cdot V$ refi以下であり、アンプ201から出力される電圧値V 1は、V...1/2以下であって、以上の第2段階におい てA/D変換し切れなかった残差である。

【0065】以上のA/D変換処理の第2段階の後に、 スイッチ素子S♥スッスが開き、スイッチ素子S♥スッスが閉 じ、スイッチ素子SW、、、。が基準電圧値V、。。の方に切り 替えられて、容量素子C、、。が放電される。そして、ス イッチ素子S♥スッスが閉じ、スイッチ素子S♥スッスが開 く。その後、A/D変換処理の第3段階が開始される。 【0066】A/D変換処理の第3段階では、第2段階 終了時に帰還容量素子Czozに残っている電荷量Qzにつ いて、可変容量部250に含まれるスイッチ素子SW 250は、参照電圧値V,,,と基準電圧値V,,との間で切 替動作が行われる。すなわち、スイッチ素子S♥、、。が 参照電圧値V, en の方に切り替わる。 これにより、帰還 容量素子C、。、に蓄積されていた電荷Q、のうち、 【数22】

 $Q_{250} = C_{250} \cdot V_{ref2} = 4 C \cdot V_{ref3}$ ...(22) なる式で表される電荷量Q.s.が容量素子C.s.に移動 し、

【数23】

$$Q_{202} = 1 6 C \cdot V_1 - 4 C \cdot V_{rof1}$$
  
= 1 6 C (V\_1 - V\_{rof1}/2^2) ...(23)

なる式で表される電荷量Q.o.が帰還容量素子C.o.に残

【0067】そして、アンプ201より電圧値(V,-Vrer1/21)が出力される。比較部202により、ア

ンプ201より反転入力端子に入力する電圧値(V, -V..../2')と、非反転入力端子に入力する基準電圧 値V ... (=0) とが、大小比較されて、電圧値 (V, -V,,,,/2')の符号が判定される。この結果は、容量 制御部203に入力され、出力すべきビット D.。の値と して記憶される。すなわち、電圧値(V1-Vreri/ 2<sup>2</sup>) が正であればD<sub>10</sub>=1とされ、そうでなければD 10 = 0 とされる。このビットD,0の値が決定された時点 では、帰還容量素子Czozに残っている電荷量QzはC・ なる式で表される電荷量 $Q_{102}$ が帰還容量素子 $C_{202}$ に残 10  $V_{102}$ 2以下であり、アンプ201から出力される電 圧値V,は、V,,,/2'以下であって、以上の第3段階 においてA/D変換し切れなかった残差である。 【0068】以上のA/D変換処理の第3段階の後に、

20

スイッチ素子SWスッスが開き、スイッチ素子SWスッスが閉 じ、スイッチ素子S♥ス50が基準電圧値Ⅴ、。。の方に切り 替えられて、容量素子Czsoが放電される。そして、ス イッチ素子SW, 51が閉じ、スイッチ素子SW, 52が開 く。その後、A/D変換処理の第4段階が開始される。 【0069】A/D変換処理の第4段階では、第3段階 終了時に帰還容量素子C、。、に残っている電荷量Q、につ いて、可変容量部250に含まれるスイッチ素子S₩ ₂¸¸¸は、参照電圧値V¸¸¸¸¸と基準電圧値V¸¸¸¸¸との間で切 替動作が行われる。すなわち、スイッチ素子SWスススが 参照電圧値V...,の方に切り替わる。これにより、帰還 容量素子Czozに蓄積されていた電荷Qzのうち、

【数24】

 $Q_{250} = C_{250} \cdot V_{rots} = 2 C \cdot V_{rots}$ なる式で表される電荷量Q、、、が容量素子C、、。に移動 し、

$$Q_{202} = 16 C \cdot V_1 - 2 C \cdot V_{r+f1}$$
  
= 16 C (V\_1 - V\_{r+f1} / 2<sup>3</sup>) ...(25)

なる式で表される電荷量Q.o.が帰還容量素子C.o.に残

【0070】そして、アンプ201より電圧値(V,-V..../2')が出力される。比較部202により、ア ンプ201より反転入力端子に入力する電圧値(V。 -V,ef1/23)と、非反転入力端子に入力する基準電圧 40 値V...(=0)とが、大小比較されて、電圧値(V.-V, , , / 2') の符号が判定される。この結果は、容量 制御部203に入力され、出力すべきビットD。の値と して記憶される。すなわち、電圧値(VューV・・・・・/ 2<sup>3</sup>) が正であればD,=1とされ、そうでなければD, = 0 とされる。このビット D, の値が決定された時点で は、帰還容量素子C.o.zに残っている電荷量Q.gはC·V rer1/2'以下であり、アンプ201から出力される電 圧値V,は、V,,,/2,以下であって、以上の第4段階 においてA/D変換し切れなかった残差である。

50 【0071】以上のA/D変換処理の第4段階の後に、

スイッチ素子SW1,1が開き、スイッチ素子SW1,1が閉じ、スイッチ素子SW1,1が開き、スイッチ素子SW1,1が閉じ、スイッチ素子SW1,1が閉じ、スイッチ素子SW1,1が閉じ、スイッチ素子SW1,1が開く。その後、A/D変換処理の第5段階が開始される。【0072】A/D変換処理の第5段階が開始される。【0072】A/D変換処理の第5段階以降も同様である。A/D変換処理の第13段階では、第12段階終了時に帰還容量素子C101に残っている電荷量について、可変容量部250に含まれるスイッチ素子SW1,0は、参照電圧値V11と基準電圧値V101との間で切替動作 10が行われる。この第13段階では、最下位ビットD0の値が容量制御部203に記憶される。

【0073】以上のA/D変換処理の第13段階が終了した時点では、12レベルの参照電圧値V...、~V...、それぞれの場合におけるスイッチ素子SW...。の切替状況に応じた12ビットのデジタル値D...~D。が容量制御部203に記憶されている。そして、第13段階が終了した後、この12ビットのデジタル値D...~D。が容量制御部203より出力される。

【0074】 CのA/D変換回路20では、可変容量部 20 240 に含まれる容量素子および帰還容量部 C101の全体がチップ上で占有する面積は、容量値24C(=8C+16C)の容量素子1つ分の占有面積に相当する。一方、従来の12ビットデジタル値を出力するA/D変換回路では、12個の容量素子が占有する面積は、容量値212Cの容量素子1つ分の占有面積に相当する。このように、本実施形態に係るA/D変換回路20は、従来のものと比較して容量素子の占有面積が1/170であり、第1実施形態に係るものと比較して容量素子の占有面積が2/5である。 30

【0075】(変形例)一般に、本発明に係るA/D変 換回路に含まれる可変容量部の個数Mは1以上であり、 M個の可変容量部のうち第m(1≤m≤M)の可変容量 部に含まれる容量素子の個数N。は1以上であり、第m の可変容量部に含まれるN。個の容量素子それぞれの他 端(アンプの入力端子に接続される一端とは逆の側)に 入力する参照電圧値のレベル数P。は1以上である。 た だし、M=P,=1の場合を除く。第mの可変容量部に 含まれるN。個の容量素子それぞれの容量値をC。、、~C ....とし、第mの可変容量部に供給される参照電圧値を Vr. r. n. n~Vr. r. n. p. とすると、各m値、各n値(1 ≦n≦N。) および各p値(l≦p≦P。) について、C •.·・Vrer.。。の各値が互いに異なるように設定され る。また、CaraitVcarain。の各値は、昇順に並べたと きに公比が2である等比数列であるのが好適である。A /D変換回路から出力されるデジタル値のビット数は、 【数26】

 $N_1 \cdot P_1 + N_2 \cdot P_2 + \dots + N_M \cdot P_M$  …(26) なる式で表される。

【0076】上記の各実施形態では、A/D変換回路か

ら出力されるデジタル値のビット数は12であったが、他の任意の数であってもよい。上記第1実施形態ではM=3、各 $N_a=4$ 、各 $P_a=1$  であったが、一般には、Mが2以上の任意の数であって、各 $N_a$ も2以上の任意の数であってよい。上記第2実施形態ではM=1、 $N_1=4$ 、 $P_1=3$  であったが、一般には、 $N_1$ が2以上の任意の数であって、 $P_1$ も2以上の任意の数であってよく、この場合には、 $N_1$ 個の容量素子がチップ上で占有する面積が更に小さい。上記第3実施形態ではM=1、 $N_1=1$ 、 $P_1=12$  であったが、一般には、 $P_1$ が2以上の任意の数であってよく、この場合には、1個の容量素子がチップ上で占有する面積が更に小さい。また、Mが複数であって、A0、A1、A2、A2、A3 になってもよい。A4 になっていてもよい。

[0077]

【発明の効果】以上、詳細に説明したとおり、本発明に係るA/D変換回路では、可変容量部に含まれる容量素子および帰還容量部の全体がチップ上で占有する面積は、従来のものと比較して小さい。したがって、このような占有面積が小さいA/D変換回路を含む固体撮像装置は、積分回路毎にA/D変換回路を設けることにより高速化を図ることができ、A/D変換回路から出力されるデジタル値のビット数を多くすることにより高精度化を図ることもできる。また、光検出素子の個数を多くすることにより高解像度化を図ることもできる。また、本実施形態に係るA/D変換回路は、従来のもの比較して、最大容量値が小さいので、寄生容量が小さく、この点でもA/D変換処理を高速に行うことができる。

## 30 【図面の簡単な説明】

【図1】第1実施形態に係るA/D変換回路20を含む 固体撮像装置1の構成図である。

【図2】積分回路10の回路図である。

【図3】第1実施形態に係るA/D変換回路20の回路図である。

【図4】A/D変換回路20に入力する電圧値 $V_{i,s}$ と4つのビット $D_{i,t}\sim D_{i,t}$ それぞれの値との関係を示す図表である。

【図5】電圧値V,と4つのビットD,~D,それぞれの の 値との関係を示す図表である。

【図6】電圧値V,と4つのビットD,~D。それぞれの値との関係を示す図表である。


【図7】第2実施形態に係るA/D変換回路20の回路 図である。

【図8】第3実施形態に係るA/D変換回路20の回路 図である。


## 【符号の説明】

1…固体操像装置、10…積分回路、20…A/D変換 回路、30…参照電圧供給回路、40…制御回路、20 50 1…アンプ、202…比較部、203…容量制御部、2 10,220,230,240,250…可変容量部。


【図1】



【図2】



【図3】



【図4】

V·n	Dii	Die	D.	D.
15V /16 ~ V	1	1	_1	1
14V 1/16 ~ 15V /18	1	1	1	0
13V /18 ~ 14V /16	_1	1	0	1
12V /16 ~ 13V /18	1	1	0	0
11 V /16 ~ 12 V /18	1	0	1	1
10V /16 ~ 11 V /16	-	0	1	0
9V/18 ~ 10V/18	1	0	0	1
8V/16 ~ 9V/16	1	0	0	0
7V /16 ~ 8V /16	0	1	1	1
8V,/16 ~ 7V/16	C	1	1	0
5V /16 ~ 5V /16	0	1	0	. 1
4V /18 ~ 5V /18	0	1	0	0
3V /16 ~ 4V /18	0	0	1	. 1
2V/16 ~ 3V/16	0	0	1	0
V/16 ~ 2V/16	0	0	0	1
0 ~ V/16	0	0	0	0


【図5】


٧٠	D۶	D.	D.	D.
15V /18 ~ V	1	1	1	1
14 V 2/16 ~ 15 V /16	1	1	1	O
13V/16 ~ 14V/16	1	1	0	1
12V2/16 ~ 13V2/16	_ 1	1	0	0
11 V /16 ~ 12 V /16	1	0	1	1
10V - + 2/16 ~ 11 V - + 1/16	1	0	1	0
8V2/16 ~ 10V2/16	1	0	0	1
8V/18 ~ 8V/18	_1	0	0	0
7V/16 ~ 8V/16	0	1	1	1
6V2/18 ~ 7V2/16	0	1	1	0
5V /16 ~ 6V /16	0	1	0	1
4V 18 ~ 5V 18	0	1	0	0
3V 2/16 ~ 4V 2/16	0	0	1	1
2V 2/16 ~ 3V 2/16	0	0	1	0
V/16 ~ 2V/16	0	0	0	1
0 ~ V2/16	0	0	0	0

【図6】.

V z	D <sub>3</sub>	D <sub>2</sub>	D,	De
15 V 118 ~ V	1	1	1	1
14V 16 ~ 15V 16	1	1	1	0
13V 14V 14V 16	1	1	0	1
12V /15 ~ 13V /18	1	1	0	0
11V 16 ~ 12V /18	_1	0	1	1
10V 11V 110	1	0	1	0
9V /16 ~ 10V /18	1	0	0	1
8V 16 ~ 9V 16	1	0	0	0
7V /16 ~ 8V /16	0	1	1	_1
6V /16 ~ 7V /16	0	1	1	0
5V /16 ~ 6V /16	0	. 1	0	1
4V 18 ~ 5V 16	0	1	0	0
3V 2/16 ~ 4V 2/16	0	0	1_	1
2V/16 ~ 3V/16	0	0	1	0
V/18 ~ 2V/16	0	0	0	1
0 ~ Vs/18	0	0	0	0

【図7】





# フロントページの続き